加入收藏 | 设为首页 | 会员中心 | 我要投稿 | RSSRSS-巴斯仪表网
您当前的位置:首页 > 设计中心 > 可编程逻辑器件

基于FPGA的SOC外部组件控制器IP的设计

时间:2014-05-03  来源:123485.com  作者:9stone

 

  1 引言

  本文侧重于介绍IP 模块中组件控制器的设计和实现。一个基于FPGA 的LCD 控制器设计作为例子被介绍。这个组件控制器设计属于固核IP 设计,也就是软硬结合的方法。设计内容主要包括电路结构、VHDL 框架和仿真结果。该设计实现了面向可重配置SOC 的单指令驱动LCD 操作。

  2 SOC 组件与组件控制器

  SOC 组件是SOC 为实现某种操作功能所需要的器件或设备。这些组件可以是内部的也可以是外部的,如LCD、键盘、设备驱动器等是外部组件,电子转换器、变换器、放大器等则属于内部组件。无论是内部,还是外组件,其控制单元都要被设计在SOC 内部。作为一个系统的核心,SOC要完成运行、操作或控制功能,必须有相应的组件配合。而多数组件,尤其是外部组件在SOC 内都要有一个对应的控制器。所以,为了实现应用对象操作,SOC 要设计相当数量的组件控制器。组件控制器的设计,对SOC 而言就是一些IP 模块的设计。

  SOC 与外部组件的基本关系见图1。相对于外部组件而言,SOC 由微处理器核MP(microprocessor)和相关的控制器IP 构成。为了得到最优的控制效率,SOC 的MP 常常被设计成可重配置(reconfigurable)的MP[5]。这意味着用户可对MP 的一些配置进行修改和添加以适应应用系统的需要,如用户可以对MP 的指令系统进行重新配置,设计加入用户需要的专用指令。为了区别于一般的MP,图1 中的给出了SOC-MP 来代表用于SOC 的MP 核

  

 

  图1 SOC 与外部组件的基本关系

  SOC的组件控制器与专用指令配合可以实现一些复杂操作的单指令运行,从而大大提高了SOC应用系统的操作速度和运行效率[6]。这也正是嵌入式系统的专用设计特性和高效控制优势的体现。

  尽管SOC 的IP 核分为硬核、软核、固核,对于非专业集成电路设计的用户来说,多数采用基于FPGA 的设计方法。实际上也就是软硬结合的IP 固核设计。本文介绍的是一种用VHDL 硬件描述语言在FPGA 上设计SOC 外部组件控制器IP 的方法。

  3 LCD 控制器的设计

  液晶显示器 LCD(Liquid Crystal Display)是SOC 的一种外部组件,会经常被用到。为了实现SOC 对LCD 的高效管理,要设计一个LCD 控制器IP 模块。这个模块被命名为lcd_fct。外部组件LCD 与SOC 的关系与控制结构可参考图2。

  对照图1 可以看出,图2 中的lcd_fct 是外部组件控制器IP,它位于LCD 和MP 之间,通过数据(data)、地址线(address)、控制(control, write_e)和信号线(lcd_busy)等与MP 和LCD 建立联系。

  

 

  图2 外部组件LCD 的SOC 控制结构

  在这个设计中对LCD 控制器lcd_fct 的要求是:lcd_fct 接受来自MP 的指令,如初始化、清屏和显示等。lcd_fct 按照指令的要求产生一系列控制信号和相应的时序来控制LCD 模块完成相应的操作。实际上,lcd_fct 对LCD 模块的操控主要包括LCD 初始化、清屏、传送显示数据和地址。

  当lcd_fct 的输入信号reset 是低电平时,复位电路(Reset Circuit)开始工作,进行初始化操作、对标志和状态清零、设定相关常数等。

  时钟调节电路(Clock Regulator)主要为定时器提供具有高质量波形的时钟。为满足运行中不同时序的需要, lcd_fct 中设计了微秒定时器(μs Timer)和毫秒定时器(ms Timer)。定时的时间常数被放在时间常数寄存器(Time Constant Register)中。

  从MP 来的地址(addrin)和控制(write_e)信息被送到译码器(Decoder)。译码器根据不同的地址和控制信息产生相应的指令标志,如复位、清零等。并把指令标志送给控制电路(Control Circuit)。

  控制电路(Control Circuit)是lcd_fct 的核心。它控制数据输入寄存器(Data_in Register)、数据输出寄存器(Data_out Register)、状态寄存器(State Register)、控制寄存器(Control Register)和时间常数寄存器(Time Constant Register)。控制电路根据指令标志和时序来操作不同的寄存器,实现lcd_fct 的管理和运行。

  数据输入寄存器接受来自MP 的数据并根据需要送数据到数据输出寄存器。数据输出寄存器把数据通过数据线lcd_db 送到LCD 模块的数据总线上。这个数据既可能是要显示的数据,也可能是指令。

  控制寄存器产生操作LCD 的控制信号,如LCD 中选信号(lcd_e)、LCD 内部寄存器选择信号(lcd_rs)和LCD 读写信号(lcd_r_w)。

  状态寄存器在LCD 处于工作下,会产生LCD 繁忙信号(lcd_busy)。这意味着,LCD 此时不会接受其它指令。与其它信号不同,lcd_busy 是发送给MP 的。

  实际上lcd_fct 的运行操作主要是对各种控制、状态和数据信号进行管理。

   4 FPGA 设计和仿真

  在 lcd_fct 的FPGA 设计中,主要采用的VHDL 语言的程序设计[7]、MAX Plus-II 仿真以及SOC 和LCD 的实际连接调试。lcd_fct 的HVDL 设计框架如下:

  Library

  Entity lcd_fct is

  Port( );

  End lcd_fct;

  Architecture struct of lcd_fct is

  Signal

  Constant

  Begin

  Res: process;

  Clk :clk_div;

  LCD: process;

  Begin

  If init then

  Initialization;

  Elsif clr then

  Clear LCD;

  Elsif addr then

  Write address to LCD RAM;

  Elsif data then

  Write data to LCD RAM;

  End if;

  End process;

  Us: ustimer;

  Ms: mstimer;

  End struct;

  LCD 控制器IP 模块lcd_fct 的仿真结果如图3 所示。在图中左侧的信号就是lcd_fct 的输入/

  输出信号。

  

 

  图 3 lcd_fct 的功能仿真

  当把write_e 设置成高电平时,指令写入lcd_fct。对于读写控制信号lcd_r_w 来说,低电平为写操作,高电平为读操作。由于该仿真都是lcd_fct 对LCD 进行写操作,lcd_r_w 始终为低电平。图中通过addrin 的变化来代表不同的指令。

  在addrin 等于7FFF 时,lcd_db 被赋值01。这意味着LCD 被清屏。当addrin 等于7FFE,且data_in 送入31 时,lcd_db 被赋值31,LCD 就会显示“1”。 Addrin 被设置成7FFD,且data_in 等于8 时,被显示的字符将出现在显示屏的第8 个字符的位置,实现了定位显示功能。

  当addrin 被赋值7FFC 时,LCD 被初始化。初始化包括功能设置、关闭显示、打开显示、清屏、显示移位和工作方式设置等操作。

  由此可见,只要在SOC 的MP 中加入适当的指令,可以对addrin 进行控制,SOC 就可以完成对LCD 的管理。由于本设计中SOC 的MP 是可重配置MP,添加或修改指令是不存在问题的。仿真表明,lcd_fct 的设计达到了设计目标,操作结果是令人满意的。一般的LCD 程序控制完成一项操作(如初始化)需要执行多条软件指令。用FPGA 设计的lcd_fct 只要一条指令就能完成相应的操作,而且是硬件运行,效率提高了许多倍。

  5 结论

  组件控制器的设计是SOC 设计的重要组成部分。采用FPGA 是完成组件控制器设计的有效手段。通过LCD 控制器的设计和仿真,说明基于FPGA 的组件控制器可以用一条指令完成原来许多条指令才能完成的操作,可以大大提高系统的运行效率。因此,这是一项有意义的工作。

  本文作者创新点在于把FPGA 设计和SOC 的组件控制器联系起来,并通过一个具体例子介绍了如何设计单指令驱动的组件控制器。

分享到:
来顶一下
返回首页
返回首页
发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表
栏目导航->可编程逻辑器件
  • 可编程逻辑器件
  • 传感器技术
  • 推荐资讯
    使用普通运放的仪表放大器
    使用普通运放的仪表放
    3V与5V混合系统中逻辑器接口问题
    3V与5V混合系统中逻辑
    数字PID控制及其改进算法的应用
    数字PID控制及其改进
    恶劣环境下的高性价比AD信号处理数据采集系统
    恶劣环境下的高性价比
    栏目更新
    栏目热门